实验六-存储系统.zip
资源来源:本地上传资源
文件类型:ZIP
大小:3.03KB
评分:
5.0
上传者:qq_26967721
更新日期:2024-09-04

实验六 存储系统(源码)

资源文件列表(大概)

文件名
大小
实验六-存储系统.circ
18.26KB

资源内容介绍

请配合本人文章:实验六 存储器实验使用,该源码为Logisim所编写,可以直接导入使用。其中logisim源码,可以直接运行。主要包含以下logisim电路:1、常见触发器2、寄存器3、计数器4、ROM5、RAM6、多片ROM、RAM组装内存以下是源码实验内容:1、常见触发器触发器具有两个稳定的状态,在外加信号的触发下,可以从一个稳态翻转为另一稳态。这一新的状态在触发信号去掉后,仍然保持着,一直保留到下一次触发信号来到为止,这就是触发器的记忆作用,它可以记忆或存储两个信息:"0"或"1"。2、寄存器寄存器的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。3、计数器计数器可实现正向和方向计数和控制功能。4、ROM只读存储器(ROM)是一种在正常工作时其存储的数据固定不变,其中的数据只能读出,不能写入5、RAM随机存取存储器(RAM)又可称为读写存储器,它不仅可以存储大量的信息,而且在操作过程中能任意"读"或“写”某个单元信息

用户评论 (0)

相关资源

实验二 运算器设计(源码)

请配合本人文章:实验二 运算器设计使用,该源码为Logisim所编写,可以直接导入使用。其中共包含八个电路logisim源码,可以直接运行,代码为本人编写:四位串行加法器(电路)四位并行加法器(电路)四位二进制运算器(电路)八位串行加法器(电路)集线四位二进制运算器(电路)集线器八位串行加法器(电路)集线器四位加法器带辅助函数(电路)集线器八位并行加法器(电路)以下是源码实验内容:1.请按照给定的电路图在logisim下实现4位2进制全加器仿真电路,并进行功能验证。2.请在完成第一步的基础上,构建包括溢出、符号、归零、进位等检测功能的四位二进制运算器,具体功能如下示意图所示,请完成Logisim仿真电路搭建及功能验证。3.利用两个四位二进制运算器,分别实现八位串行加法器、八位并行加法器。4.用自己学号最后两位数字转化为二进制作为输入,测试两个八位加法器功能。记录各输出端结果。适合人群:具备一定数字逻辑技术。具备一定的计算机编程基础能力,懂数字电路,可以看懂电路图。阅读建议:此资源适合在学习的过程要结合这些内容一起来实践,并调试对应的代码。

11.95KB20金币

cortex-m4权威指南

cortex-m4权威指南英文原版

87.32MB22金币

Arduino-INA226-程序

Arduino-INA226-程序

922.46KB27金币

GD32C8T6模板工程文件

GD32C8T6模板工程文件

389.06KB28金币

有关电源电路的Multisim仿真(逆变)

DC-AC全桥逆变电路的仿真分析、MOSFET DC-AC全桥逆变电路的仿真分析(带滤波器的)、MOSFET DC-AC全桥逆变电路的仿真分析、SPWM产生电路、SPWM逆变电路的仿真、单相半波可控硅整流电路(带滤波)、单相半控桥整流电路、三相桥式整流电路(带滤波)三相桥式整流电路、直流降压-升压斩波变换电路、直流降压斩波变换电路、直流升压斩波变换电路

2.83MB16金币

AT32模板工程创建及注意要点

这篇文章的目的是为了了解AT32工程模板的创建,方便后期调用。其模板工程包含默认的UART1串口作为printf输出,工程文件参考雅特力官方提供的library。链接: 固件库,雅特力提供的文档还是很详细的,而且有中文数据手册;

5.59MB22金币

可调电源选型 - 宽电压输出 0-60V 功率≥400W

可调电源选型 --- 宽电压输出 0-60V 功率≥400W

9.86MB23金币

MM32F103C8T6最小系统板

MM32F103C8T6最小系统板

709.93KB26金币

AD7606并行输出verilog代码以及AD7606中文原理图

ad7606_ctrl_par.v : AD7606并行输出控制代码tb_ad7606_ctrl_par.v: AD7606并行输出仿真代码AD7606_7606-6_7606-4_cn.pdf :AD7606中文原理图

877.56KB29金币

AD7606串行输出verilog代码以及串行仿真模型和AD7606中文原理图

ad7606_ctrl_ser.v : AD7606串行输出控制代码tb_ad7606_ctrl_ser.v: AD7606串行输出仿真代码ad7606.v : AD7606串行仿真模型AD7606_7606-6_7606-4_cn.pdf :AD7606中文原理图

879.48KB25金币

SystemVerilog绿皮书UVM实战 卷Ⅰ白皮书绿皮书SystemVerilog总结

SystemVerilog绿皮书UVM实战 卷Ⅰ白皮书绿皮书SystemVerilog总结

53.23MB27金币

西南交通大学数电实验报告

含图和分析

8.15MB10金币