Typora免费旧版本0.9.98

实验一 波导波长测量一、实验目的应用所学理论知识，理解和掌握单模矩形波导短路情况下内部电场沿轴线的分布规律。学会利用微波测量系统测量导行波的相波长λg。二、实验原理（a）矩形波导中的驻波当矩形波导（单模传输TE10模）终端（Z＝0）短路时，将形成驻波状态。波导内部电场强度幅度分布如图1所示，表达式为： （1）在波导宽面中线沿轴线方向开缝的剖面上。将探针由缝中插入波导并沿轴向移动，即可检测电场强度的幅度沿轴线方向的分布状态（如波节点和波腹点的位置等）。 图1 终端短路矩形波导场分布（b）波导波长λg测量将测量线终端短路后，波导内形成驻波状态。调探针位置旋钮至电压波节点处，选频放大器电流表表头指示值为零，测得两个相邻的电压波节点位置（读得对应的游标卡尺上的刻度值Z1节和Z2节），就可求得波导波长为： （2）由于在电压波节点附近，电场（及对应的晶体检波电流）非常小，导致测量线探针移动“足够长”的距离，选频放大器表头指针都在零处“不动”（实际上是眼睛未察觉出指针有微小移动或指针因惰性未移

nvm最新安装包下载，nvm压缩包

鲁班改串较刷工程包改串

vscode插件离线安装包

实验一 PCM编译码实验一、实验目的1、 掌握脉冲编码调制与解调的原理。2、 掌握脉冲编码调制与解调系统的动态范围和频率特性的定义及测量方法。3、 了解脉冲编码调制信号的频谱特性。二、实验内容任务一 PCM 编码规则验证概述：该任务是通过改变输入信号幅度或编码时钟，对比观测 A 律 PCM 编译码和μ律任务二 PCM 编码时序观测概述：该任务是从时序角度观测 PCM 编码输出波形。三、实验原理1、 实验原理框图 图1 M01号模块的PCM编译码实验2、 实验框图说明图1中描述的是采用软件方式实现PCM编译码，并展示中间变换的过程。PCM编码过程是将音乐信号或正弦波信号先经抽样、量化，之后再进行编码，输出PCM码组，PCM译码过程是PCM编码逆向的过程，不再赘述。3、 PCM 编码基本原理模拟信号进行抽样后，其抽样值还是随信号幅度连续变化的，当这些连续变化的抽样值通过有噪声的信道传输时，接收端就不能对所发送的抽样准确地估值。如果发送端用预先规定的有限个电平来表示抽样值，且电平间隔比干扰噪声大，则接收端将有可能对所发送的抽样准确地估值，从而有可能消除随

内容概要：本文介绍了基于Flask框架快速开发网站的前端基础知识，涵盖HTML常用标签（如div、span、a、img、form等）的使用方法及页面结构搭建，并结合Flask演示了如何通过render_template返回HTML页面。文章进一步讲解了CSS样式的基础应用，包括选择器（类、ID、标签、属性等）、常见样式设置（宽高、字体、对齐、浮动、内外边距）以及页面布局技巧。通过多个实践案例（如商品列表、用户注册、登录页面）帮助理解前端与后端的数据交互流程，特别是表单的GET和POST请求处理方式。同时介绍了CSS的三种引入方式及页面美化方法。;适合人群：具备基本Python编程基础，初学Web开发的1-3年经验研发人员或前端初学者。;使用场景及目标：①学习HTML常用标签和CSS基础样式以快速构建静态页面；②掌握Flask框架中前端模板的渲染与数据提交处理；③理解前后端交互机制，完成用户注册、登录等基础功能开发；④通过案例实践掌握网页布局与美化技巧。;阅读建议：建议边学边练，结合PyCharm等工具实时预览页面效果，重视form表单的数据提交机制与name属性的作用，注意CSS选择器优先级和布局中的浮动清除问题，最后将静态页面集成到Flask项目中加深理解。

图片压缩工具，需要填key支持多key，直接去官网找，免费的，直接运行会提醒你填写key，之后放到需要压缩的根目录，会自动压缩根目录下的所有图片

SystemVerilog 语言 - 设计SystemVerilog：从基础到高级设计技术本课程旨在帮助工程师和学生掌握 SystemVerilog，这是数字设计中必不可少的语言。无论你是第一次接触硬件描述语言还是从 Verilog 转移到 SystemVerilog，你都将学习到 SystemVerilog 的增强功能，如数据类型、过程块、数组和接口。本课程将引导你通过创建可扩展、高效和模块化的设计的最佳实践。到课程结束时，你将具备应用 SystemVerilog 的强大功能来解决实际项目问题的技能，从而确保更快的开发速度和更高的设计质量。完成本课程后，您将能够：了解SV的范围、目的和特点解释SV对Verilog数据类型和文字的更新检查SV增强和过程语句中的新功能有效利用SV中的新和增强的运算符在Verilog（SV）中定义和使用用户自定义数据类型以使代码更清晰探索简化层次化设计的SV功能分析SV数组增强功能，已打包和未打包的数组识别并应用增强功能到SV中的任务和功能调查SV接口以简化设计沟通和代码重用

SystemVerilog 语言 - 设计SystemVerilog：从基础到高级设计技术本课程旨在帮助工程师和学生掌握 SystemVerilog，这是数字设计中必不可少的语言。无论你是第一次接触硬件描述语言还是从 Verilog 转移到 SystemVerilog，你都将学习到 SystemVerilog 的增强功能，如数据类型、过程块、数组和接口。本课程将引导你通过创建可扩展、高效和模块化的设计的最佳实践。到课程结束时，你将具备应用 SystemVerilog 的强大功能来解决实际项目问题的技能，从而确保更快的开发速度和更高的设计质量。完成本课程后，您将能够：了解SV的范围、目的和特点解释SV对Verilog数据类型和文字的更新检查SV增强和过程语句中的新功能有效利用SV中的新和增强的运算符在Verilog（SV）中定义和使用用户自定义数据类型以使代码更清晰探索简化层次化设计的SV功能分析SV数组增强功能，已打包和未打包的数组识别并应用增强功能到SV中的任务和功能调查SV接口以简化设计沟通和代码重用

前端分析-2023071100789

renderer preload packager main package

electron linux文件 在window打包时指向的文件